从 InP → CPO
一条 AI 集群里的光链路,可以拆成三个问题。弄清每个问题的答案由哪种材料、哪道工艺、哪家公司来回答,EML 与 CW、可插拔与 NPO、CPO 之间的差别就清楚了。
为什么激光用磷化铟,调制可以交给硅
能不能发光取决于带隙是否“直接”:电子与空穴复合时能否直接放出光子。InP 和 GaAs 是直接带隙的 III-V 化合物,硅不是。这一条物理事实决定了整个产业的分工。
| 材料体系 | 带隙 | 工作波长 | 能做的器件 | 做不了 | 晶圆 | 在数据中心的角色 |
|---|---|---|---|---|---|---|
| InP 磷化铟 | 直接 | 1260–1625 nm (O/C 波段) | DFB 激光器、EML、高功率 CW、EAM 调制器、PD/APD、InP PIC | 大尺寸低成本晶圆 | 2–4 英寸 6 英寸刚起步 | 所有单模光源。800G/1.6T 的 EML 与硅光用的 CW 都出自这里 |
| GaAs 砷化镓 | 直接 | 850 / 940 nm | VCSEL 垂直腔面发射激光器、PD | 1310 nm 单模长距 | 6 英寸 | 多模短距(SR,≤100 m)与有源光缆 AOC |
| 硅光 SOI | 间接 | >1.1 µm 透明 | 波导、MZM / 微环调制器、锗探测器、复用器、光栅/边缘耦合器 | 激光器 | 8 / 12 英寸 | 硅光模块、NPO 与 CPO 光引擎(PIC) |
| 薄膜铌酸锂 TFLN | 绝缘晶体 | 宽谱透明 | 超高带宽电光调制器(Pockels 效应) | 激光器、探测器 | 4–6 英寸 LNOI | 400G/lane 与相干的候选调制方案,尚处早期 |
一颗光芯片是怎样做出来的
InP 激光器走的是“化合物半导体 IDM”路线:衬底、多次外延、光栅、解理、镀膜都在同一家厂里完成,九成以上产能是 IDM。硅光走的是 CMOS 代工路线,在 8/12 英寸产线上用成熟节点完成。点选标签切换芯片类型,按“播放”看芯片一层层做出来,也可以点任意一步直接跳过去。
- 衬底:VGF / VB 法生长 InP 单晶,切片、研磨、CMP 抛光成 2/3/4 英寸片。单晶生长良率的物理上限约 40%,是 InP 区别于 GaAs 的硬约束。住友电工(VB)· AXT 北京通美(VGF)· JX 金属(LEC)
- 一次外延(MOCVD):n-InP 缓冲层、InGaAlAs/InGaAsP 多量子阱有源区、光栅层,每层几纳米到几百纳米,组分需与 InP 晶格匹配。设备 Aixtron · Veeco · 中微公司(评估中)
- 做光栅:电子束光刻(EBL)、全息干涉曝光或纳米压印刻出约 200 nm 周期的布拉格光栅,中间加 λ/4 相移保证单纵模;随后二次外延把光栅埋起来。EBL 设备是国内扩产卡点之一。
- 对接生长 EAM:在调制区刻掉激光量子阱,再长一套带隙更宽的 EAM 量子阱(butt-joint regrowth)。另一条路线是选择区域生长(SAG),用介质掩膜让一次外延长出两种带隙。
- 上包层与接触层:再生长 p-InP 包层和 p-InGaAs 欧姆接触层。到这里已经是第三次外延。
- 波导成形:干法刻蚀成脊型波导(RWG);或刻成窄条后用掺 Fe 半绝缘 InP 掩埋(BH 结构),电流限制更好、电容更小。
- 隔离与降电容:两段之间刻隔离槽或离子注入;EAM 焊盘下填 BCB / 聚酰亚胺,压低寄生电容,200G 每通道需要 EAM 带宽 50 GHz 以上。
- 金属化与减薄:p 面电极、晶圆减薄、背面 n 电极。前道(光刻、光栅、刻蚀、金属)约占晶圆成本的 43%。
- 解理与镀膜:解理成 bar 条,后端面镀高反膜(HR),出光端镀增透膜(AR)。这一步只有边发射激光器才有。
- 测试与筛选:bar 条测试、切成单颗 die、高温老化(burn-in),测 LIV、光谱、眼图,合格品贴到载体(COC)交给模块厂。
- 衬底与外延:与 EML 同一套 InP 衬底和 MOCVD,但量子阱、波导按“高功率、低内损耗、低热阻”优化。衬底 住友 · AXT · JX;外延多为 IDM 自做
- 光栅:同样用 EBL / 全息光刻做 DFB 光栅,但耦合系数要与更长的腔匹配,避免空间烧孔和多模。
- 不需要对接生长:没有调制段,少一到两次外延,良率和产出明显好于 EML。
- 长腔与端面处理:腔长加长以提高功率、降低热阻;端面钝化 + HR/AR 镀膜,防止高功率下端面灾变损伤(COD)。
- 分档筛选:按输出功率分档,70 / 100 mW 用于可插拔硅光模块;120–150 mW 用于 NPO;300–400 mW+ 用于 CPO 外置光源。分档出自广发 2026-05 卖方口径
- 封装去向:可插拔里与透镜、隔离器一起耦合进硅光芯片;CPO 里装进前面板可插拔的 ELS 模块,用保偏光纤(PM)把光送到光引擎,因为硅光调制器对偏振敏感。
| 一片 3 英寸 InP 能切多少颗合格 die | 数量(40–50% 良率口径) | 说明 |
|---|---|---|
| 100G EML | 约 2,800 | 与 200G EML 裸片尺寸相同,提速靠调制而非面积 |
| 200G EML | 约 2,800 | 外延更复杂,良率略低 |
| 70 mW CW | 约 4,000–5,000 | 面积小、良率高 |
| 100 mW CW | 约 2,100 | 1.6T 硅光主力 |
| 200 mW CW | 约 1,200 | 腔更长;3.2T 规模采用 |
来源:ob-research《磷化铟 InP 衬底专家访谈》2026-04-26,专家口径。
- 衬底:6 英寸 n-GaAs,比 InP 大、便宜、成熟(GaAs 有成熟的外延代工分工,InP 没有)。
- 一次外延成型:MOCVD 依次长出 n-DBR、量子阱有源区、高 Al 组分 AlGaAs 氧化层、p-DBR。总厚度近 10 µm,不需要再生长。
- 台面刻蚀:刻出圆柱形台面,露出高 Al 层的侧壁。
- 湿法氧化:高温水汽中让高 Al 层从侧面向内氧化成 AlOx,中心留下几微米的导电孔径。孔径大小直接决定阈值电流与模式数,靠时间和温度精确控制。
- 钝化与电极:BCB / 聚酰亚胺平坦化降电容,顶部环形 p 电极、背面 n 电极。
- 晶圆级测试与切割:面发射可在片上直接测 LIV 与光谱,再切割做成 1×4 / 1×8 阵列。产品形态:SR4 / SR8 多模模块、AOC
- SOI 晶圆:用 Smart Cut 键合剥离做出“220 nm 顶层硅 + 2 µm 埋氧 + 硅衬底”的结构,埋氧层把光关在顶层硅里。Soitec(主导)· 信越化学
- 波导与无源器件:DUV 光刻 + 全刻/半刻,形成波导、分束器、光栅耦合器、波分复用器。线宽粗糙度直接影响传输损耗。
- 离子注入:在波导两侧做 P/N 与 P+/N+ 掺杂,反向偏压下载流子耗尽改变折射率,实现马赫-曾德尔(MZM)或微环(MRM)调制。
- 锗外延:在硅上选择性生长锗,吸收 1310 nm 光,做成高速探测器。
- SiN 层(可选):低损耗、温度不敏感的氮化硅波导,用于边缘耦合模斑转换和复用器。
- 加热器与金属互连:TiN 加热器让微环锁定波长;多层金属、焊盘、TSV(3D 堆叠时)。
- 耦合结构:深槽 / V 槽供光纤阵列边耦合,或用光栅耦合垂直出光;CPO 中再加微透镜,方便可拆卸光纤(DFAU)对准。
- 测试与集成:晶圆级光电探针测试,切割后与电芯片(EIC:驱动器 + TIA)倒装或 3D 堆叠。台积电 COUPE 用 SoIC 混合键合把 EIC 直接叠在 PIC 上。代工 TSMC · Tower · GlobalFoundries · STMicro;Intel 内部
- LNOI 晶圆:离子注入 + 键合 + 剥离,把数百纳米的单晶 LN 薄膜转移到 SiO₂/Si 上。济南晶正(NanoLN)为主要供应商
- 刻蚀脊波导:LN 化学惰性强、难刻蚀,需要专门的 Ar 离子铣或干法刻蚀工艺控制侧壁粗糙度。
- 包层与行波电极:沉积包层,做 GSG 金电极,让电信号与光同步传播。
- 集成:与硅光芯片或 InP 激光器异质集成(键合或微转印),或作为独立调制器封装。HyperLight(联电代工)· 光库科技 等
EML、CW、DML、VCSEL 有何异同
四种激光器都把电变成光,区别在于“谁来承载高速信号”。DML 和 VCSEL 直接调电流;EML 用集成的调制器;CW 把调制交给外面的硅光或 TFLN 芯片。
| EML | CW DFB(硅光光源) | DML | VCSEL | |
|---|---|---|---|---|
| 材料 | InP | InP | InP | GaAs |
| 结构 | DFB + EAM 单片集成,两段电极 | 单段 DFB,长腔、高功率 | 单段 DFB | 垂直腔,上下 DBR + 氧化孔径 |
| 谁承载信号 | EAM 调吸收 | 外部调制器(硅 MZM / MRM、TFLN) | 直接调激光电流 | 直接调激光电流 |
| 单通道速率 | 100G / 200G PAM4 量产,400G 研发 | 取决于外部调制器,200G 量产 | 50G / 100G 为主,啁啾限制更高速率 | 100G 量产;Coherent 已推 200G VCSEL(1.6T SR8) |
| 典型距离 | 500 m – 2 km(DR / FR / LR) | 500 m 以内为主(DR),可做 FR | 2–10 km 低速场景 | ≤100 m(多模) |
| 每只 800G 用量 | 8 颗 100G EML | 2 颗 100 mW(每颗分 4 路) | — | 8 颗(SR8) |
| 每只 1.6T 用量 | 8 颗 200G EML | 4 颗 100 mW 或 2 颗 200 mW | — | — |
| 工艺难点 | 对接外延、EAM 高带宽、良率 | 高功率可靠性、端面 COD、偏振 | 啁啾与带宽 | 氧化孔径控制、高速下的可靠性 |
| CPO / NPO 中 | 基本不用;EML 的主场是 FR 可插拔(谷歌 1.6T 仍以 EML FR 为主) | 主角:NPO 内置 100–400 mW;CPO 的 ELS 用 350–400 mW 级 | 不用 | 3.2T VCSEL NPO:博通 OFC 2026 展示,Coherent 也在推 |
| 主要供应商 | Lumentum、Coherent、三菱电机(200G 于 2024 年量产)、住友电工、博通;国内源杰、长光华芯起量 | 住友、Lumentum、Coherent;国内源杰、仕佳、纳真(原海信宽带)、敏芯 | 三菱、住友、国内多家 | Coherent、博通等 |
硅光模块和 EML 模块怎么选
在 1.6T 一代,硅光方案约占 60–70%。一只 1.6T 硅光 DR8 模块只要 4 颗 CW,EML 方案要 8 颗 200G EML。而 200G EML 正是 2026 年最紧的物料:外延、器件良率、封装与认证都在排队。硅光的 BOM 约 $450,EML 方案约 $560–580。EML 的优势在 2 km 的 FR 场景和向 400G/lane 演进的材料潜力。
调制器的两种硅光结构
MZM 马赫-曾德尔
- 光分两臂,相位差决定干涉后强弱
- 毫米级长度,宽带、对温度不敏感
- 驱动功耗较高,占面积大
- 可插拔硅光模块主流;博通 CPO 光引擎采用
MRM 微环
- 直径约 10 µm 的环形谐振腔,只对特定波长起作用
- 面积和功耗都很小,天然适合波分复用
- 对温度极敏感,需要加热器和闭环锁波长
- 英伟达 CPO 光引擎采用
可插拔、NPO、CPO:光电转换点离交换芯片多远
三种方案用的是同一批芯片:InP 激光器、硅光 PIC、驱动器与 TIA。差别在于把它们装在哪里。光电转换点越靠近 ASIC,电通道越短,需要的信号补偿越少;同时越难单独更换,产业链价值也越向芯片与封装厂集中。
示意图不按比例;三张图中 ASIC 位置相同,彩色粗线代表 ASIC 到光电转换点的电通道。
| 可插拔 | NPO | CPO | |
|---|---|---|---|
| 物理形态 | OSFP / QSFP-DD 独立产品,带外壳与散热鳍片,插在前面板笼子里 | 无外壳或轻外壳的光引擎模组,经插座 / LGA 装在主板或子卡上,紧挨 ASIC 封装 | 没有独立产品形态:光引擎是交换芯片封装的一部分;前面板只有 ELS 与光纤连接器 |
| ASIC 到光引擎 | 主板走线 15–25 cm + 连接器;200G 通道电损耗约 22 dB | 几 cm 短走线 | 封装基板内,毫米级;电损耗约 4 dB |
| 信号补偿 | 完整 DSP(800G 5nm,1.6T 3nm) | 无完整 DSP:线性直驱,或主板侧 retimer(专家称 Credo 供 retimer) | 无 DSP,ASIC SerDes 直接驱动 |
| 光源位置 | 模块内:EML 或 CW + 硅光 | 内置 CW(客户偏好)或外置 ELS;也有 VCSEL 版本 | 必须外置:前面板 ELS,经保偏光纤送光 |
| 功耗 | 800G 约 14–16 W,1.6T 约 25–30 W(NVIDIA 口径 30 W),DSP 约占四到五成 | 无权威公开数字;专家称比可插拔省约三分之一 | NVIDIA:每 1.6T 端口低至 9 W;博通 Bailly:5.5 W / 800G(可插拔 14 W) |
| 坏了怎么修 | 单只拔出更换,故障域 = 一个端口 | 光引擎可拆换;FAU 可拆卸 | 光引擎坏了基本只能整板返修;激光器最易坏,所以外置成可插拔 ELS |
| 标准化 | MSA 成熟,多供应商互换 | Open CPX MSA(Ciena、Coherent、Marvell 等)2026-09 发布 socket 式 7.2T 规范;各 CSP 实际形态仍不统一 | 产品为厂商私有设计;OIF 有 3.2T 共封装模块与 ELSFP 实施协议,OCI MSA 面向 scale-up |
| 谁做光引擎 | 模块厂:旭创、新易盛、Coherent、Lumentum 等 | 仍是模块厂,但为邀请制,集中于旭创、新易盛、Coherent | NVIDIA 定义、台积电制造封装;模块厂只拿 ELS、FAU、光纤套件 |
| 节奏 | 2026–2027 主赛道:800G / 1.6T | 2026H2 送样,2027 年中后首批量产 | Spectrum-X Photonics 2026-06 宣布全面量产,规模放量仍受系统良率约束;NVIDIA 称 Feynman 起 scale-up 铜与 CPO 并用,广泛放量偏 2029–2030 |
动手算:CPO 整板良率
32 个:Spectrum-6 一颗 ASIC 周围的光引擎数
要让整板良率达到 85%,单次贴装良率需 ≥ 99.49%
点“贴一块板”,看光引擎逐个贴到封装基板上。任何一个失败,整块板都无法返工。
每比特功耗
同一条发射链路,在三种方案里怎么拆
把一条光链路按“ASIC 接口 → 信号补偿 → 电芯片 → 硅光芯片 → 光纤耦合 → 光源”六个环节排开,三种方案的 PIC 本身都是硅光,区别集中在左右两端:左边去掉了 DSP,右边把激光器挪了出去,中间的电芯片从“并排”变成“叠在上面”。
| PIC / 光引擎 | 可插拔硅光 | NPO 光引擎 | NVIDIA CPO | 博通 CPO |
|---|---|---|---|---|
| 调制器 | MZM | MZM 为主;另有 VCSEL 版本 | 微环 MRM,需 ±0.1–0.4 ℃ 级温控 | MZM |
| EIC 集成 | 并排,打线或倒装 | 倒装叠在 PIC 上(2.5D),EIC 引脚 1,000+ 需扇出 | 3D:台积电 SoIC-X 混合键合(COUPE);分析师称 EIC N6、PIC N65 | TH5 Bailly:2.5D 扇出封装;TH6 Davisson 转用台积电 COUPE |
| 单引擎带宽 | 800G / 1.6T 一只模块 | 3.2T / 4.8T / 6.4T / 7.2T | Quantum-X:1.6T;Spectrum-X:3.2T(16 发 16 收) | 6.4T(64 通道);TH5 51.2T 用 8 个,TH6 102.4T 用 16 个 |
| 光耦合 | 边耦合为主 | 可拆卸 FAU | 官方:面法向出光、可拆卸光纤连接器、集成 fiber shuffle;专家:DFAU 机械卡扣,台积电在 PIC 上加工定位槽 | 边耦合 |
| PIC 代工 | Tower、GF、ST、自研设计 | Tower、ST、GF、中芯等 | 台积电 | Bailly:Silterra(专家口径);Davisson:台积电 |
| 光源 | 模块内 CW | 内置或外置 | 外置 ELS:每个 8 颗激光器供 32 条发射通道 | 外置 ELSFP,可现场更换 |
| 实测 | — | — | Lambda 测评:每个 GB300 平台的网络光学功耗约 7.0 kW → 3.95 kW(媒体转述) | Meta 测试:100 万个 400G 等效端口小时零链路抖动,光学功耗降 65% |
英伟达选 CPO,谷歌倾向 NPO
两家公司面对同一个问题:200G/400G 每通道下,铜和长走线撑不住了。英伟达掌握 GPU、交换芯片、网卡和整柜设计,可以把光引擎直接做进自己的交换芯片封装。谷歌的 TPU 网络依赖 OCS 光交换和多家模块供应商,更看重可维护性与供应商灵活性。
英伟达:把光引擎做进交换机
| Quantum-X Photonics Q3450 · InfiniBand | Spectrum-X Photonics SN6810 · 以太网 | Spectrum-X Photonics SN6800 · 以太网 | |
|---|---|---|---|
| 总带宽 | 115.2 Tb/s | 102.4 Tb/s | 409.6 Tb/s |
| 端口 | 144 × 800G | 128 × 800G 或 512 × 200G | 512 × 800G 或 2,048 × 200G |
| 交换 ASIC | 4 颗 Quantum-3(每颗 28.8T) | 1 颗 Spectrum-6 | 4 颗 Spectrum-6 |
| 光引擎 | 72 × 1.6T:每颗 ASIC 由 6 个 4.8T 光学子组件承担,每个子组件 3 个 COUPE 引擎 | 32 × 3.2T(每个 16 发 16 收) | 128 × 3.2T |
| 外置光源 ELS | 18 个,每个 8 颗激光器 → 共 144 颗,驱动 144 个 800G 端口 | 16 个(专家称每颗 350 mW) | 64 个 |
| 激光器少 4 倍 | 可插拔 DR 模块每条通道 1 颗激光器;ELS 中 1 颗激光器供 4 条 200G 发射通道(每个 ELS 8 颗供 32 条) | ||
| 每 1.6T 端口 | 可插拔通常 30 W,CPO 低至 9 W;200G 通道电损耗 22 dB → 4 dB | ||
| 官方性能口径 | 2025-03:能效 3.5 倍、网络韧性 10 倍、激光器少 4 倍;2026:改称能效 5 倍、AI 正常运行时间 5 倍 | ||
| 光纤耦合 | 72 个 20 通道 FAU(4 保偏 + 8 发 8 收),胶接;前面板 144 个 MPO | 每个光引擎 1 个 36 通道 DFAU(32 单模 + 4 保偏),可插拔 | 同 SN6810 |
| 机箱与散热 | Q3450-LD:4U,双回路液冷,48V 母排(Lambda 测评) | — | |
| 状态(2026-10) | 官方供货时间从 2025 年底推到 2026 年初;Lambda 2026-06 拿到 Q3450-LD 测评,媒体对是工程样品还是量产说法不一;专家称 2026 年约 2,500–3,000 台 | 2026-06-01 GTC 台北宣布全面量产,首批用户 CoreWeave、Lambda、OCI。SemiAnalysis 2026-06 认为 3.5 dB 以上的板级插损与 32 个光引擎的系统良率仍会拖慢规模放量 | |
端口、带宽、ASIC、光引擎与 ELS 结构来自 NVIDIA 官方新闻稿与技术博客(2025-03、2025-08、2026-01、2026-06);FAU 通道数、单颗激光器功率、出货量来自 Bernstein、SemiAnalysis 与 ob-research 专家纪要。
英伟达为什么押 CPO
- 技术:光引擎与 ASIC 同基板,省掉 DSP;每 1.6T 端口从约 30 W 降到 9 W,激光器少 4 倍
- 生态:把机柜内互联做成封闭体系,对抗 CSP 自研 ASIC 与以太网标准化(广发 2026-05 卖方观点)
- scale-up:Rubin Ultra 二层互联首次引入光,内部 CPO 首选、NPO 与可插拔并行兜底
- 路线:GTC 2026 宣布 Feynman 起 scale-up 铜与 CPO 并用,2028 路线图含 CPO NVLink 交换机
- 代价:系统良率乘法、板级插损、几乎无法返修;Spectrum-X 已宣布量产,放量节奏仍有争议
谷歌为什么倾向 NPO
- TPU 机柜由谷歌自己设计,多供应商(旭创主供,Coherent 参与)是采购底线
- OCS 网络下光模块数量多,坏件要能单独更换;专家称谷歌要等 CPO 故障率足够低才会用
- NPO 仍由模块厂交付,沿用现有产业链;规格以 6.4T 为主,4.8T 疑为谷歌定制
- 导入节奏有分歧:一说 TPU v8 已排除 CPO/NPO、v9 有限导入;一说 v8i 有 10–15% 用 1.6T NPO
- 谷歌官方从未公开 NPO 计划。2026-04 流传约 1,200 万只 NPO 订单(旭创 60%、新易盛 40%),旭创未证实
谷歌:TPU 的光互连长什么样
使用场景:哪种形态用在哪里
| 场景 | 距离 | 可插拔 | NPO | CPO |
|---|---|---|---|---|
| 机柜内 scale-up GPU↔NVSwitch、TPU↔TPU | < 几 m | 今天以铜为主(NVL72 背板、TPU 柜内 AEC);可插拔 / LPO 与 AEC 竞争 | CSP 首选候选:AWS Trainium 4 用 3.2T NPO(1 个对 2 颗 ASIC);NVIDIA 设想 7.2T NPO 对 1 颗 GPU | NVIDIA 长期目标;广泛放量偏 2029–2030 |
| 跨机柜 scale-up | 10–100 m | 谷歌 TPU 当前方案(配 OCS) | Rubin Ultra 二层互联候选之一;谷歌 v9 可能有限导入 | Rubin Ultra 二层互联首选方案 |
| scale-out 交换网络 | 30 m – 2 km | 主力:800G / 1.6T DR / FR;1.6T 硅光占六到七成 | 谷歌、AWS 在测交换机到网卡链路 | NVIDIA Quantum-X / Spectrum-X Photonics,只替换交换机侧 |
| OCS 光交换层 | 园区内 | 可插拔 + 2.4T 轻相干补偿插损 | — | — |
| 数据中心互联 DCI | 10–120 km | 相干可插拔(ZR / ZR+)独占 | 不适用 | 不适用 |
每个组件由谁供应
按产业链从上到下排列。每家公司标注它服务的形态(可插拔 / NPO / CPO)和信息可信度:公开 指公司公告、官方合作名单或公开产品;口径 指卖方或专家访谈,份额与独家关系均待验证。
| 组件 | 供应商 | 形态 | 可信度 | 说明 |
|---|
哪些数字可以直接用,哪些只能看方向
本页的工艺原理与器件结构属于行业通识。产品规格优先采用 NVIDIA、博通等公司的官方发布。份额、单价、出货量、独家关系大多来自卖方路演与专家访谈,同一问题常有数倍差异,页面中保留了冲突口径,未做调和。
| 主题 | 主要来源 | 使用方式 |
|---|---|---|
| InP 衬底、外延、晶圆切晶数 | ob-research《光芯片》子行业笔记;InP 衬底专家访谈 2026-04-26;Yole 2021 成本结构 | 专家口径,看结构与方向 |
| EML / CW 供需与分档 | 广发通信 2026-05-28;兴业通信 2026-05-17 / 2026-08;光模块电芯片专家 2026-08;新易盛 CW 专家 2026-02-09 | 卖方与专家口径 |
| NVIDIA CPO 结构与价值量 | CPO / OE / FAU 调研 2026-03-06、03-07;光模块瓶颈物料调研 2026-07-08;Bernstein 2026-03;SemiAnalysis 2026-02、2026-06;前 NV 产品经理专家 2026-05-29 | 专家口径;官方规格以 NVIDIA 发布为准 |
| NPO 结构、客户与供应商 | 旭创产业链 NPO 调研 2026-07-03;海光芯正调研 2026-07-20;博通专家交流(2026-10-02 整理);AceCamp 谷歌 TPU 光学 2026-08/09;MS NPO Update 2026-04-07 | 专家口径,NPO 数量差异达数倍 |
| 谷歌 TPU 与 OCS | 前谷歌 PM 专家 2026-05-28;OCS 专家交流 2026-09-03;TPU v4 论文;Ironwood 发布 | pod 规模与 Palomar 为官方,其余为专家口径 |
| NVIDIA CPO 官方规格 | GTC 2025 新闻稿;2025-08 功耗博客;2025-08 光引擎与 ELS 博客;2026-01 Spectrum-X 博客;2026-06 GTC 台北 | 官方 |
| 博通 CPO 与 Meta 测试 | TH5 Bailly 产品简介;TH6 Davisson 与 Meta 测试见行业媒体报道(2025-10) | 官方与媒体转述 |
| 标准 | OIF 3.2T Co-Packaged Module IA(2023)与 ELSFP;Open CPX MSA(2026-09 规范);OCI MSA(2026-03) | 官方 |
| 激光器产品 | Coherent 400 mW CW;Lumentum OFC 2026 新闻稿;三菱电机 200G EML(2024);NVIDIA 投资 Lumentum、Coherent 新闻稿(2026-03-02) | 官方 |